À la conférence FMS 2026, Samsung a présenté les concepts zHBM et zNAND-O ainsi qu’une mémoire NAND de plus de 400 couches. Les performances annoncées restent des objectifs de feuille de route, mais elles illustrent la bataille pour rapprocher mémoire et processeurs afin de réduire les transferts de données et la consommation électrique.
Samsung Electronics a profité de la conférence Future of Memory and Storage, en Californie, pour montrer sa prochaine génération de composants destinés aux systèmes d’intelligence artificielle. Le fabricant sud-coréen a présenté environ trente technologies de mémoire et de stockage, avec deux concepts au centre de sa démonstration : zHBM pour les accélérateurs d’IA et zNAND-O pour les traitements rapides au plus près des utilisateurs.
La mémoire à haute bande passante, ou HBM, est aujourd’hui placée à côté des processeurs graphiques et autres accélérateurs. Le concept zHBM prévoit de l’empiler verticalement directement au-dessus du processeur. En raccourcissant le trajet des données, Samsung vise une bande passante plus élevée et une meilleure efficacité énergétique pour l’entraînement et l’exécution de grands modèles.
L’entreprise avance des écarts spectaculaires : une interface zHBM pourrait atteindre environ huit fois les performances de HBM5, plus de dix fois sa densité, trois fois son efficacité énergétique et une résistance thermique réduite de plus de moitié. Il s’agit d’estimations de conception communiquées par Samsung, sans produit commercial, date de disponibilité, prix ni test indépendant publiés pour ce concept.
Le groupe a également dévoilé zNAND-O, développé en versions de quatre et huit couches pour les usages d’IA en périphérie, lorsque les données doivent être traitées rapidement dans un appareil ou un site local. Sa V10 BV-NAND franchit pour sa part le seuil de 400 couches. Samsung affirme que le collage de tranches augmente la densité d’environ 58 % par rapport à la génération V9, avec des gains attendus en lecture, écriture et consommation.
Cette feuille de route accompagne des produits plus proches du marché, notamment HBM4E, HBM5, la mémoire LPDDR5X-PIM capable d’effectuer certains calculs en interne, et des SSD d’entreprise. Le mouvement répond à une contrainte centrale des centres de données d’IA : déplacer sans cesse de grandes quantités d’informations entre stockage, mémoire et processeurs ralentit les calculs et augmente la facture énergétique.
Le rapprochement physique de la mémoire et du calcul pose aussi des difficultés. L’empilement accroît la densité de chaleur dans un espace réduit, exige des techniques de collage très précises et rend la réparation des composants plus complexe. Le rendement industriel, la compatibilité avec les architectures des fabricants d’accélérateurs et le coût du conditionnement pèseront donc autant que la vitesse théorique.
Les chiffres présentés à FMS décrivent la direction technique choisie par Samsung, pas les performances d’un serveur disponible à l’achat. Leur portée dépendra de la fabrication à grande échelle, du refroidissement, de l’intégration avec les accélérateurs et des validations réalisées par les clients. Les prochains jalons commerciaux permettront de mesurer l’écart entre le prototype et les systèmes effectivement déployés.
Cet article vous est proposé en collaboration avec Aïobi. Contact : team@aiobi.world.
